Publish Year |
International Conference |
24 |
2023 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, Thunchanok Julnipitawong, Visuttha Manthamkarn, "Improved Partial Retransmission Hard-Decision Message-Passing ARQ", 2023 International Electrical Engineering Congress (iEECON 2023), 8 - 10 มีนาคม 2023, กระบี่ ประเทศไทย |
2023 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, Visuttha Manthamkarn, Patima Sawaengtham, Areeya Duriyaphan , Areeya Duriyaphan , "Low Complexity Nonbinary Decoder: Correct Only Data part with Implementation", The 2023 International Electrical Engineering Congress (iEECON2023), 8 - 10 มีนาคม 2023, กระบี่ ประเทศไทย |
2022 |
ดร.พูนลาภ ลามศรีจันทร์, รองศาสตราจารย์, Visuttha Manthamkarn, ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Performance Evaluation of the Block Truncation Image Coding with BCH Codes under Noisy Channels", 2022 19th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON), 24 - 27 พฤษภาคม 2022, ประจวบคีรีขันธ์ ประเทศไทย |
2022 |
Theethawat Keeratihuttayakorn, Julalak Khodom, ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Low Complexity Partial Retransmission ARQ with Hard-Decision Message-Passing Technique", The 2022 International Electrical Engineering Congress (iEECON2022), 9 - 11 มีนาคม 2022, ขอนแก่น ประเทศไทย |
2022 |
Visuttha Manthamkarn, ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, Nopparuj Sriratanapochai, Sutchapong Chuenjit, "Methods to Convert Error & Error-Erasure channel to Erasure Channel for Fountain Code Decoding", The 2022 International Electrical Engineering Congress (iEECON2022), 9 - 11 มีนาคม 2022, ขอนแก่น ประเทศไทย |
2021 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, Visuttha Manthamkarn, Pakorn Ditphakwaen, "Converting a q-ary Symmetric Channel into an Error-Erasure Channel with Erasure Marking", The 2021 9th International Electrical Engineering Congress (iEECON 2021), 10 - 12 มีนาคม 2021, พัทยา ชลบุรี ประเทศไทย |
2020 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, Visuttha Manthamkarn, Abhishek Maheshwari, "Systematic Low Density Parity Check Codes with Hard Decision Message Passing Algorithm for Nonbinary Symbols", the 2020 International Electrical Engineering Congress (iEECON2020), 4 - 6 มีนาคม 2020, อ.เมือง เชียงใหม่ ประเทศไทย |
2020 |
Abhishek Maheshwari, ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, Kazuhiko Fukawa, "Implementation of the Nonbinary Encoder and Decoder for Systematic Low Density Parity Check Codes on Raspberry-pi boards", The 11th Annual IEEE Information Technology, Electronics and Mobile Communication Conference (IEMCON2020) , 4 - 7 พฤศจิกายน 2020, Vancouver แคนาดา |
2019 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, ปวริศร์ มานะกุล, "Efficient Partial Retransmission ARQ Strategy with Verification-based Decoding for Nonbinary Block Codes", the 11th International Conference on Information Technology and Electrical Engineering (ICITEE2019), 10 - 11 ตุลาคม 2019, พัทยา ชลบุรี ประเทศไทย |
2018 |
Nabeela Shaheen, ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Effect of Weight Distribution on Vector Symbol Decoder Performance", the 4th IEEE international Women in Engineering (WIE) Conference on Electrical and Computer Engineering 2018 (IEEE WIECON-ECE 2018), 14 - 16 ธันวาคม 2018, พัทยา ชลบุรี ประเทศไทย |
2018 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, Chayanon Athanan, Koravit Panwong, "Message Passing-Vector Symbol Decoding for LDPC Codes with Nonbinary Symbols", The joint conference of the 11th International Conference on Embedded Systems and Intelligent Technology (ICESIT 2018) and The Ninth International Conference on Information and Communication Technology for Embedded Systems (IC-ICTES 2018), 7 - 8 พฤษภาคม 2018, ขอนแก่น ขอนแก่น ประเทศไทย |
2017 |
นายนราเทพ สกุลนิธิเมธา, ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "An Efficient New ARQ Strategy for Vector Symbol Decoding with Performance in Power Line Communications", The 2017 International Electrical Engineering Congress (IEECON2017), 8 - 10 มีนาคม 2017, พัทยา ชลบุรี ประเทศไทย |
2016 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, นางสาวอภิญญา สมภักดี, "Vector Symbol Decoding for Systematic Nonbinary Convolutional Codes in Narrowband Power Line Communications", Proceedings of the 7th International Conference on Information and Communication Technology for Embedded Systems (ICICTES 2016), 20 - 22 มีนาคม 2016, กรุงเทพฯ อื่นๆ ประเทศไทย |
2015 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, นราเทพ สกุลนิธิเมธา, อภิญญา สมภักดี, "A Novel Nonbinary Concatenated Coding System for Narrowband Power Line Communications", 2015 12th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON), 24 - 27 มิถุนายน 2015, หัวหิน อื่นๆ ประเทศไทย |
2014 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, นายไกรวีร์ ลิ้มไชยกิจ, "Scaling Method to Increase Data Rate with No Degradation in Vector Symbol Decoding Performance", The 20th Asia-Pacific Conference on Communications, 1 - 3 ตุลาคม 2014, พัทยา ชลบุรี ประเทศไทย |
2013 |
นายจตุพล ท่นไชย, นายวศิน สุขตลอดชีพ, ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Lab Prototype and Performance Investigation of List-of-2 Soft Viterbi Decoder for a BCH Inner Code", The International Conference on Information and Communication Technology for Embedded Systems (ICICTES2013)
, 24 - 26 มกราคม 2013, สมุทรสงคราม ประเทศไทย |
2011 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, นายวศิน สุขตลอดชีพ, นายชโณทัย ไชยวรรณ์, "List-of-2 Soft Decision Viterbi Inner Decoder for a Generalized Concatenated Coding System", The 8th Electrical Engineering/Electronics, Computer, Telecommunications, and Information Technology (ECTI) Association, Thailand Conference, 17 - 19 พฤษภาคม 2011, ขอนแก่น ประเทศไทย |
2011 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, Jatupon Thonchai, "VHDL Design of a Convolutional Concatenated Encoding System", the International Conference on Information and Communication Technology for Embedded Systems (ICICTES 2011), 27 - 29 มกราคม 2011, ชลบุรี ประเทศไทย |
2010 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, นายพงษ์พิสุทธ์ นรดี, "Suitable Mobile Channel Conditions for a Concatenated Coding System with List-of-2 Viterbi Inner Decoder", 10th International Symposium on Communications and Information Technologies (ISCIT 2010), 26 - 29 ตุลาคม 2010, ญี่ปุ่น |
2009 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Design and Implementation of List-of-2 Viterbi Decoder with VHDL and its Application", The Proceedings of the 2009 6th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications, and Information Technology (ECTI-CON 2009) , 6 - 9 พฤษภาคม 2009, ชลบุรี ประเทศไทย |
2007 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Convolutional Vector Symbol Decoder Phase II on FPGA: Correct with Second Choice", The 7th International Symposium on communication and Information Technology, 15 - 20 ตุลาคม 2007, เครือรัฐออสเตรเลีย |
2007 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Additional Steps of Convolutional Vector Symbol Decoding for General Data Sequence", The 2007 ECTI International Conference, 9 - 12 พฤษภาคม 2007, เชียงราย ประเทศไทย |
2006 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Nonbinary Convolutional Encoder for Vector Symbol Decoding on FPGA Board", International Conference on Communication Technology : ICCT2006, 27 - 30 พฤศจิกายน 2006, สาธารณรัฐประชาชนจีน |
2006 |
ดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "State diagram design for implementing phase I of a Vector Symbol Decoder on an FPGA board", International Symposium on Communications and Information Technologies 2006 (ISCIT 2006), 18 - 20 ตุลาคม 2006, กรุงเทพมหานคร ประเทศไทย |