ชิ้นงานต้นแบบ (เฟสที่ 3) ของเครื่องถอดรหัส ด้วยวิธีเวกเตอร์ ซิมโบล ดีโคดดิ่ง ของรหัสคอนโวลูชั่น

Publish Year International Journal 1
2007 inดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, exนายอรรถภัทร์สืบเนื่อง, "Performance Investigation of Convolutional Vector Symbol Decoding with Larger than Two Choices and with Incomplete Second Choices", Kasetsart Journal (Natural Science)(วารสารวิทยาสารเกษตรศาสตร์ สาขาวิทยาศาสตร์), ปีที่ 41, ฉบับที่ 5, มกราคม - ธันวาคม 2007, หน้า 364-370
Publish Year International Conference 4
2007 inดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Additional Steps of Convolutional Vector Symbol Decoding for General Data Sequence", The 2007 ECTI International Conference, 9 - 12 พฤษภาคม 2007, เชียงราย ประเทศไทย
2007 inดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Convolutional Vector Symbol Decoder Phase II on FPGA: Correct with Second Choice", The 7th International Symposium on communication and Information Technology, 15 - 20 ตุลาคม 2007, เครือรัฐออสเตรเลีย
2006 inดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "Nonbinary Convolutional Encoder for Vector Symbol Decoding on FPGA Board", International Conference on Communication Technology : ICCT2006, 27 - 30 พฤศจิกายน 2006, สาธารณรัฐประชาชนจีน
2006 inดร.อุศนา ตัณฑุลเวศม์, รองศาสตราจารย์, "State diagram design for implementing phase I of a Vector Symbol Decoder on an FPGA board", International Symposium on Communications and Information Technologies 2006 (ISCIT 2006), 18 - 20 ตุลาคม 2006, กรุงเทพมหานคร ประเทศไทย