Conference

State diagram design for implementing phase I of a Vector Symbol Decoder on an FPGA board
International Symposium on Communications and Information Technologies 2006 (ISCIT 2006)
นานาชาติ
18 - 20 ตุลาคม 2006
กรุงเทพมหานคร ประเทศไทย
-
-

Author

Output From Project

ชิ้นงานต้นแบบ (เฟสที่ 3) ของเครื่องถอดรหัส ด้วยวิธีเวกเตอร์ ซิมโบล ดีโคดดิ่ง ของรหัสคอนโวลูชั่น

Outcome

  • เชิงวิชาการ :- ใช้ต่อยอดโครงการวิจัย ชื่อโครงการ :ชิ้นงานต้นแบบเครื่องถอดรหัสด้วยวิธีคอนโวลูชั่นเวกเตอร์ซิมโบลดีโคดดิ่งเฟสที่สองและชิ้นงานต้นแบบเครื่อ แหล่งทุน :สถาบันวิจัยและพัฒนาแห่งมหาวิทยาลัยเกษตรศาสตร์,14 มิ.ย. 2006 - 13 มิ.ย. 2007
  • เชิงวิชาการ :- ใช้ในการเรียนการสอน รหัสวิชา 205525 ชื่อวิชา Channel Coding Theory,2 มิ.ย. 2008 - 30 ก.ย. 2008